ウェハーボンディングで400層超のメモリーセルを積層し、前世代より約58％高密度なNANDが登場した。この垂直接合は、HBMをAIアクセラレーターの直上へ置く次世代構成にも広がる。
400層超のセルをウェハー単位で接合
400層超のNANDであるV10 BV-NANDは、Bonding V-NANDアーキテクチャーを採用する。Samsung Electronicsは、ウェハーボンディングによってメモリーセルを積層するこの構造をFMS 2026で公開した。
セルを形成したウェハーを接合する構成は、積層数を増やしながら記憶密度を高めるための基盤となる。V10 BV-NANDでは、400層を超えるセルとウェハー接合を一つのNAND構造に組み込んだ。
V9比で約58％高いメモリー密度
Samsung Electronicsによると、V10 BV-NANDのメモリー密度は前世代のV9より約58％高いという。比較対象が明示された定量的な結果は密度であり、400層超という積層数をチップの高密度化へ結び付けている。
読み出し、書き込み、I/O性能もV9を上回ったとしている。ただし、一次資料に各処理の向上率は示されていないため、確認できる範囲は前世代より向上したというメーカー公表値までとなる。
HBMをAIアクセラレーターの直上へ積層
3DメモリーのコンセプトモデルであるzHBMは、HBMをAIアクセラレーターの直上へ垂直積層する。プロセッサーの横にHBMを置く従来構成に対し、演算装置とメモリーを上下方向に近接させる設計である。
この配置は、AIプロセッサーとメモリーの間をデータが移動する距離を短くする。zHBMは、その短いデータ経路によって帯域幅と電力効率を高め、大規模なAI学習と推論に必要なデータ処理を支えるよう設計されている。
接合層が密度と熱の設計対象に
Samsung Electronicsは、zHBMを組み込む次世代インターフェースシステムについて、HBM5の約8倍の性能を見込んでいる。次世代ウェハーボンディングを使う構成では、メモリー密度をHBM5の10倍超、エネルギー効率を3倍にできるとしている。
熱抵抗についてもHBM5の半分未満にできるという。これらはコンセプトモデルの設計上の主張であり、V10 BV-NANDの世代比較とは証拠の段階が異なる。メモリーとAIアクセラレーターの間の中間層には顧客固有のIPを統合でき、接合部分そのものを顧客別の設計対象に含めている。