Semiconductor

容量5 TB・帯域64 GB/sのフラッシュメモリーを試作

この記事のポイント

  1. 実現したこと

    容量5 TBのフラッシュメモリーモジュールを試作し、動作を確認した。

  2. 実現の仕組み

    コントローラーにデータの先読みを実装し、連続アクセス時の読み出し遅延を短縮する。

  3. 得られた結果

    キオクシアの試作結果では、モジュールの帯域64 GB/sを消費電力40 W未満で実現した。

  4. 従来との違い

    メモリーボード間の接続を、バス接続からコントローラーのデイジーチェーン接続へ変更した。

サーバー筐体内に並ぶ3枚のフラッシュメモリーボード。各ボードのコントローラーが順につながり、複数のメモリーチップへ接続されている様子を描いた編集イラスト。
AI生成画像

フラッシュメモリーを増やしても帯域を保つ接続構成で、容量5 TBと帯域64 GB/sを両立したモジュールが試作された。キオクシアは、コントローラーを数珠つなぎにする構成に高速通信と読み出し改善を組み合わせ、消費電力40 W未満で実現したとしている。

メモリーボードを数珠つなぎにして容量を拡張

キオクシアが試作したフラッシュメモリーモジュールは、バス接続に代えてデイジーチェーン接続を採用した。各メモリーボードのコントローラーを数珠つなぎにし、フラッシュメモリーを接続する構成へ変更している。

キオクシアによると、この接続構成ではフラッシュメモリーの数を増やしても帯域が低下しないという。容量を増やす際にも帯域を維持するための構成として、試作モジュールへ組み込んだ。

コントローラー間を128 GbpsのPAM4で接続

数珠つなぎにしたコントローラー間の通信には、並列伝送に代えて高速な差動シリアル伝送を使う。この変更で接続本数を減らし、通信には4段階の電圧レベルで2ビットのデータを表すPAM4を採用した。

キオクシアは、この方式を使う128 Gbpsの高速・低消費電力トランシーバーを開発した。トランシーバーは試作コントローラーとモジュールへ実装され、デイジーチェーン接続の通信を担う。

先読みと4.0 Gbpsの通信でフラッシュ側を高速化

コントローラー間の通信に加え、フラッシュメモリーからデータを読み出す処理も改善した。コントローラーは連続アクセス時にデータを先読みし、フラッシュメモリーの読み出し遅延を短縮する。

コントローラーとフラッシュメモリーを結ぶインターフェースには、低振幅信号とひずみの補正・抑制技術を適用した。このインターフェースの伝送速度は4.0 Gbpsに高められた。

PCIe 6.0接続の試作機で容量と帯域を両立

これらの通信技術と読み出し改善を組み込んだモジュールは、サーバーとのホストインターフェースにPCIe 6.0の8レーン構成を採用した。キオクシアは、このフラッシュメモリーモジュールを試作し、動作を確認している。

キオクシアの試作結果では、モジュール全体で容量5 TB、帯域64 GB/sを実現した。この容量と帯域を実現した際の消費電力は40 W未満だった。