Semiconductor

半導体製造プロセスIntel 18A-P、同電力で18A比9%高速に

この記事のポイント

  1. 実現したこと

    半導体製造プロセスIntel 18A-Pは、Intel 18Aの既存IPと設計フローを再利用できる。

  2. 実現の仕組み

    新しいトランジスタ選択肢Power Boostは、二重コンタクトと低抵抗化で、同じ容量での駆動電流と動作周波数を高める。

  3. 得られた結果

    Intelは、Intel 18A比で同電力なら性能が9%向上し、同性能なら電力が18%低下するとしている。

  4. 従来との違い

    Intel 18Aファミリー初の性能強化版が、開発からリスク生産の段階へ進んだ。

半導体の概念断面を描いたCG編集イラスト。トランジスタ上の二重コンタクトと、上層配線を縦につなぐビアが見える。
AI生成画像

半導体製造プロセスIntel 18A-Pがリスク生産に入った。Intelは、トランジスタと配線などを最適化し、Intel 18Aに対して同じ電力で9%高い性能、または同じ性能で18%低い電力を実現するとしている。既存の設計ルールとの互換性も維持する。

電力をそろえた性能比較と、性能をそろえた電力比較

Intelの半導体受託製造部門Intel Foundryが開発するIntel 18A-Pは、Intel 18Aファミリー初の性能強化版だ。製造工程はリスク生産に入り、開発段階が進んだ。

Intelが示した性能改善は、比較時に何をそろえるかで二つに分かれる。電力をそろえるとIntel 18Aより性能が9%高くなり、性能をそろえると電力が18%低くなる。

二重コンタクトとひずみ制御でトランジスタを改善

トランジスタ側の変更には、新しい選択肢Power Boostがある。Intelによると、二重コンタクトと低抵抗化によって、同じ容量で駆動電流を増やし、動作周波数を高めることができる。

PMOSには、ひずみを制御してキャリア移動度を改善する手法を使う。この改善によって、トランジスタ内で電流が流れやすくなる。

材料と形状の変更が熱抵抗とビア抵抗に及ぶ

改良の対象はトランジスタに加え、熱特性にも及ぶ。Intelは、材料と設計の改良によって熱抵抗を20〜40%改善したとしている。

配線では、チップの層間を縦につなぐビアを最適化した。Intelによると、形状と材料を調整することで、ビア抵抗は10〜30%改善した。

設計ルールを維持し、電力と速度の選択肢を追加

Intel 18A-Pは、Intel 18Aと完全な設計ルール互換性を持つ。Intelは、この互換性によって既存のIPと設計フローを再利用できるとしている。

互換性を保つ一方で、低電力向けと高性能向けのトランジスタ選択肢が加わった。さらに、しきい値電圧の区分であるULVTとLVTの間に第5のロジック用しきい値電圧ペアを追加し、設計者が速度と電力のバランスを調整する選択肢を増やした。