半導体製造プロセスIntel 18Aが、量産に先立つリスク生産段階に入った。性能強化版では初期ウエハーの製造が進み、設計ルールの互換性を維持する予定だ。さらに3D積層対応版では、5µm未満の接続ピッチで上側のダイをつなぐ仕様を示している。
生産用設計の環境を揃えた18A
Intelによると、半導体の受託製造事業Intel Foundryの製造プロセスIntel 18Aは、量産に先立つリスク生産段階に入っている。設計側では、パートナーが生産用設計に対応するEDA環境、リファレンスフロー、ipを用意している。製造工程の進展に加え、顧客が生産用のチップを設計するためのツールと設計資産も利用できる状態にある。
性能強化版は18Aの設計ルールを引き継ぐ
この設計環境を引き継ぐ予定なのが、性能強化版の製造プロセスIntel 18A-Pだ。Intelは、より幅広い受託製造顧客に向けて性能を高める設計としており、初期ウエハーはすでに工場で製造工程に入っている。
性能強化版は、元の18Aと設計ルールの互換性を持つ予定だ。この互換性を前提に、ipとEDAのパートナーは派生版に向けた製品の更新を始めている。
積層対応版は5µm未満のピッチでダイを接続
性能強化版の性能・電力効率の改良を基に、3D積層へ対応する派生プロセスIntel 18A-PTも加わる。Intelが示す仕様では、3D積層接続技術Foveros Direct 3Dを使い、上側のダイとハイブリッドボンディングで接続できる。接続ピッチは5µm未満としており、製造プロセスの派生版にダイ間の積層接続を組み合わせる構成だ。
オレゴンで量産を始め、アリゾナへ展開
18Aの製造拠点では、アリゾナ州の新工場Fab 52で最初のウエハーが製造工程を通過した。Intelは、18Aの量産をまずオレゴン州の工場で開始し、アリゾナ州の製造を2025年後半に立ち上げる計画だ。