Semiconductor

キオクシアの218層フラッシュメモリー、入出力速度が前世代比60%向上

この記事のポイント

  1. 実現したこと

    218層の3Dフラッシュメモリーは、キオクシアとWestern Digitalが示す仕様で3.2Gb/sを超えるNAND入出力に対応する。

  2. 実現の仕組み

    CMOSと記憶セルのウエハーを、それぞれに適した条件で別々に製造してから接合する。

  3. 得られた結果

    キオクシアとWestern Digitalは、横方向の微細化によるビット密度の向上幅を50%超としている。

  4. 従来との違い

    第8世代の3Dフラッシュメモリーは、キオクシアによる限定顧客向けサンプル出荷が始まった。

接合装置内で向かい合う2枚の半導体ウエハー。上側は積層した記憶セル、下側はCMOS回路を示し、別々に製造したウエハーを接合する工程を描いている。
AI生成画像

218層の3Dフラッシュメモリーが、CMOSと記憶セルを別々のウエハーで製造して接合する方式を採用した。横方向の微細化も組み合わせ、キオクシアとWestern Digitalは、NAND入出力速度が前世代比60%向上したとしている。

CMOSと記憶セルを別々に製造して接合

新しい製造方式では、CMOSウエハーと記憶セルアレイのウエハーを、それぞれに適した条件で別々に製造する。完成した二つのウエハーを接合する技術が、CBA(CMOS directly Bonded to Array)である。

この接合方式を採用したのは、メモリーメーカーのキオクシアとストレージメーカーのWestern Digitalが開発する3Dフラッシュメモリー、BiCS FLASHの第8世代だ。回路側と記憶セル側の製造条件をそれぞれに合わせたうえで、一つのメモリーへ組み合わせる。

218層の積層に横方向の微細化を組み合わせる

記憶セル側は218層を積み重ね、4プレーンの構成を採る。積層に加えて横方向にも微細化を進めることで、ビット密度を高める。

キオクシアとWestern Digitalは、この横方向の微細化によるビット密度の向上幅を50%超としている。高密度化には、層を積み重ねる方向と、横方向の寸法を縮める方向の両方を使う。

NAND入出力速度は3.2Gb/s超

高密度化とともに、メモリーの入出力性能も更新する。キオクシアとWestern Digitalが示すNAND入出力速度は3.2Gb/sを超え、前世代に対する向上幅は60%となる。

書き込みと読み出しも改善し、サンプル出荷へ

キオクシアとWestern Digitalは、入出力速度に加え、書き込み性能と読み出し遅延の改善幅をそれぞれ20%としている。データの入出力、書き込み、読み出しの各項目で性能更新を示した。

第8世代のメモリーは、キオクシアによる限定顧客向けサンプル出荷が始まった。