Semiconductor

低遅延メモリーXL-FLASH、2ビット記録でコスト低減

この記事のポイント

  1. 実現したこと

    第2世代の低遅延フラッシュメモリーXL-FLASHは、チップを2枚、4枚、8枚積層するパッケージ構成に対応する。

  2. 実現の仕組み

    3Dフラッシュメモリーを基盤に、1セル当たり2ビットを記録するMLC機能を追加した。

  3. 得られた結果

    キオクシアは、MLC機能の追加によってビット当たりコストを大幅に低減するとしている。

  4. 従来との違い

    従来モデルより、同時動作できるプレーンの最大数が増えた。

サーバー基板上の積層フラッシュメモリーパッケージと、2ビット記録セルおよび並列プレーンを概念的に示す拡大図。
AI生成画像

低遅延フラッシュメモリーXL-FLASHの第2世代に、1セル当たり2ビットを記録するMLC機能が加わった。キオクシアは、これによってビット当たりコストを大幅に低減するとしている。同時動作できるプレーンの最大数も増やした。

SLCに2ビット記録のMLCを追加

キオクシアの第2世代XL-FLASHは、3Dフラッシュメモリー技術のBiCS FLASHを基盤とするStorage Class Memory(SCM)製品だ。従来モデルの1セル当たり1ビットを記録するSLCに加え、2ビットを記録するMLC機能を追加した。

セル当たりの記録ビット数を増やす変更が、今回のコスト低減の軸となる。キオクシアは、MLC機能の追加によってビット当たりコストを大幅に低減するとしている。

同時動作できるプレーン数を増加

記録方式の追加とともに、メモリー内部で同時動作できるプレーンの最大数も従来モデルより増えた。キオクシアは、この並列動作構成の変更によって、単位時間当たりの処理量を示すスループットが向上するとしている。

256ギガビットのチップを最大8枚積層

第2世代のメモリー容量は256ギガビットとなる。パッケージにはチップを2枚、4枚、または8枚積層でき、チップ単位の容量とパッケージ内の積層枚数を組み合わせる構成に対応する。

企業向けシステムを対象に11月からサンプル出荷

このメモリーは、データセンター、企業向けサーバー、ストレージシステムを対象とする。キオクシアはサンプル出荷を2022年11月に開始する予定で、量産開始は2023年を見込んでいる。