Semiconductor

先端半導体の設計工程をつなぐAIエージェントを統合

この記事のポイント

  1. 実現したこと

    先端半導体の設計環境に、品質支援ツールと設計作業を統括するAIエージェントの統合が完了した。

  2. 実現の仕組み

    AIエージェントが、初期の構成検討から実装・最終確認までの作業を自動化し、工程間で調整する構成を採る。

  3. 得られた結果

    Rapidusは、従来フローに比べて設計を完了する速さを最大2倍にする目標を設定した。

  4. 従来との違い

    設計環境Raadsに、品質保証と設計上の問題解決を支援する二つのツールが加わった。

SoCの模式的な設計図を中心に、初期構成のブロック模型、積層した実装工程、最終確認用の検査器具がAIエージェントの調整下でつながる編集イラスト。
AI生成画像

先端半導体の設計環境に、品質支援ツールと工程を横断して作業を統括するAIエージェントが統合された。初期の構成検討から実装・最終確認までを連携させ、設計期間の短縮を目指す。

設計環境に品質保証と問題解決の支援を追加

半導体メーカーのRapidusは、AIを用いる半導体設計環境Raadsに、品質支援ツールのRaads NavigatorとRaads Indicatorを追加した。二つのツールは、品質保証を強化し、設計者が設計上の問題や課題を解決する作業を支援する。

品質支援ツールを作業の統括役へ接続

Rapidusと半導体設計ソフトウェア企業のCadenceによると、新しい二つのツールは、設計作業の実行を統括するCadence InnoStack AI Super Agentと統合された。このAIエージェントをRaadsへ組み込むことで、品質支援ツールを含む設計作業を工程横断で制御する構成となった。

構成検討から実装と最終確認までを連携

統合した構成で両者が対象とするのは、複数の機能を一つのチップにまとめるSoCの主要な設計工程だ。初期のアーキテクチャ検討から実装、設計を確定するための最終確認であるsignoffまで、AIエージェントが作業を自動化し、相互に調整することを目指す。

工程全体の最適化で設計期間の短縮を狙う

RapidusとCadenceは、この工程横断の構成にデータに基づく最適化を適用し、先端プロセスで増す設計の複雑さへの対応、設計の予測可能性、設計者の生産性を改善することを狙う。Rapidusが設定した目標は、従来フローに比べて設計を完了する速さを最大2倍にすることであり、達成済みの性能値ではない。