AI向けカスタム半導体のメモリー接続と入出力を、専用チップレットで構成する設計部品群が示された。SocionextのFlexletsは、再利用できる回路設計を組み合わせ、必要な接続機能をSoCへ加える。
XPUのサイズ制約を受け、接続機能を分ける
AI処理向けのカスタムXPUは、機能を一つの半導体へ増やすにつれて製造可能な物理サイズの限界に近づいているとSocionextは説明している。この制約に対し、Flexletsを使う顧客はメモリー接続と入出力の拡張機能を、それぞれ専用チップレットとして構築できる。
XPUと入出力チップレットを一つのSoCへ組み込む
分けて設計したチップレットは、必要な数のXPUとともに単一のSoCへパッケージングする。この構成では入出力チップレットが接続を担い、SoCをスケールアップ構成またはスケールアウト構成で使えるようにする。
再利用できるRTL設計部品を組み合わせる
Flexletsは、組み合わせ可能なRTLサブシステムをライブラリーとして用意したハードウェア設計部品だ。Socionextによると、設計者はこれらを使って異なる製造プロセスを組み合わせ、新しい業界標準インターフェースも採用できる。
UCIe対応部品がメモリーと入出力の接続を担う
UCIe対応のFlexletsには、広帯域メモリー、224G I/O、PCIe Gen7接続向けの部品が含まれる。メモリーと入出力に必要な接続機能を、チップレット構成に合わせて選べる設計部品群として提供する。
Socionextによると、顧客は既存設計を短期間で再構成し、目標とするSoCの要件に合わせた。これはFlexletsを用いた設計期間上の利点について、Socionextが示した顧客事例である。