運転支援と車内情報処理を一つの半導体に集約しながら、安全上重要な機能をハードウェアで分離する3nm車載SoC「R-Car X5H」が登場した。CPUやAI演算回路を内蔵し、チップレット接続による処理性能の拡張にも対応する。
複数の車載領域を3nmの単一チップに集約
ルネサス エレクトロニクスが発表した車載SoCのR-Car X5Hは、運転支援、車内の情報・娯楽処理、ゲートウェイを単一チップで処理する。製造には3nmプロセスを用い、第5世代R-Carの製品として複数領域の演算機能を集約した。
チップ内には、アプリケーション処理とリアルタイム処理に加え、GPU、AI演算、ディスプレイ機能、センサー接続を統合する。この構成で複数の車載領域を扱うため、安全上重要な機能とそれ以外の機能を分ける仕組みも備える。
安全上重要な機能に独立した冗長化領域を割り当てる
R-Car X5Hは、ソフトウェアによる分離にハードウェアベースのFreedom from Interference（FFI）を加えた。FFIは、機能間の干渉を防ぐための仕組みで、ルネサス エレクトロニクスはブレーキ制御などの安全上重要な機能を他の機能から分離すると説明している。
安全上重要な機能には、独立したCPUコア、メモリー、インターフェースを持つ、分離され冗長化された領域を割り当てることができる。処理資源の配分にはQoS管理を用い、処理の優先順位を決めてリアルタイムに資源を割り当てる。
アプリケーション用CPUとロックステップCPUを併設
アプリケーション処理には、32個のArm Cortex-A720AE CPUコアを搭載する。リアルタイム処理側には、デュアルロックステップ構成のArm Cortex-R52 CPUコアを6個備える。
ルネサス エレクトロニクスは、このリアルタイム処理系が外付けマイコンなしで、自動車の機能安全水準であるASIL Dに対応する機能を備えるとしている。AI演算を担う内蔵NPUの公称性能は最大400 TOPSで、1秒当たり最大400兆回の演算に相当する。
内蔵演算回路をチップレットで拡張
R-Car X5Hは、内蔵の演算回路に加え、チップレット接続でAIとグラフィックスの処理性能を増強する選択肢を備える。複数の半導体ダイを接続するための標準インターフェースとAPIを用意し、ルネサス製以外のチップを含む構成にも対応する。
ルネサス エレクトロニクスは、400 TOPSの内蔵NPUに外部NPUを接続する例では、AI演算性能を3〜4倍以上へ拡張できるとしている。この倍率は外部NPUを加えた構成についての性能主張であり、単一チップの内蔵NPUの性能とは区別される。